AISYN：基于 AI 驱动强化学习的逻辑综合框架
人工智能
2023-02-14 v1 硬件体系结构
摘要
逻辑综合是数字芯片设计与实现中最关键的步骤之一，对最终质量结果（QoR）影响重大。对于以有向无环图（DAG）建模的最通用输入电路，许多逻辑综合问题（如时延或面积最小化）为 NP 完全，故无最优解可用。这正是许多经典逻辑优化函数倾向于采用贪心策略的原因，其易陷入局部极小而无法充分改善 QoR。我们认为人工智能（AI）尤其是强化学习（RL）算法可助解此问题，因为 AI 与 RL 能通过跳出局部极小进一步最小化 QoR。我们在开源与工业基准电路上的实验表明，令逻辑综合优化函数由 AI 驱动可在面积、时延与功耗等重要指标上取得显著改进。例如，我们基于 RL 的重写算法相比无 AI 意识的经典重写算法，可将综合后总单元面积最多改善 69.3%。
引用
@article{arxiv.2302.06415,
title = {AISYN: AI-driven Reinforcement Learning-Based Logic Synthesis Framework},
author = {Ghasem Pasandi and Sreedhar Pratty and James Forsyth},
journal= {arXiv preprint arXiv:2302.06415},
year = {2023}
}