近似逻辑综合：一种基于强化学习的技术映射方法
硬件体系结构
2019-02-04 v1
摘要
近似逻辑综合(ALS) 是将给定布尔网络综合并映射至逻辑单元库的过程，使得近似与初始（精确）布尔网表输出间误差的量级/速率由上界不超过预定的总误差阈值。本文提出 Q-ALS，一种面向 ALS 技术映射阶段的新型框架。Q-ALS 融合强化学习，并利用布尔差分演算估计给定网络各节点可容忍的最大误差率，以使映射后网表任一输出的总误差率不超过预定最大误差率，且最坏情况延迟与总面积最小。以各节点割的精确与近似真值表间最大汉明距离(MHD) 作为误差度量。在 Q-ALS 中，训练一个 Q-Learning 智能体进行充分迭代，旨在为各节点选取最合适的 MHD 值；并在基于割的技术映射方法中，选取最佳超级门（就延迟与面积而言，并进一步受最合适 MHD 约束）以实现各节点。实验结果表明，在设定主输出所需准确率为 95% 时，与最佳前沿学术 ALS 工具相比，Q-ALS 将面积与延迟的总成本分别降低至多 70% 与 36%，且平均运行时间减少 2.21 倍。
引用
@article{arxiv.1902.00478,
title = {Approximate Logic Synthesis: A Reinforcement Learning-Based Technology Mapping Approach},
author = {Ghasem Pasandi and Shahin Nazarian and Massoud Pedram},
journal= {arXiv preprint arXiv:1902.00478},
year = {2019}
}
备注
20th International Symposium on Quality Electronic Design (ISQED 2019)