面向二维离散四元数傅里叶变换处理器的硬件高效四元数乘法单元方案
数据结构与算法
2017-03-21 v1 硬件体系结构
摘要
本文提出并讨论了三种用于面向硬件实现离散四元数傅里叶变换基本操作的高效结构方案，这些方案降低了实现复杂度。第一种方案：计算 sq 乘积的架构；第二种方案：计算 qt 乘积的架构；第三种方案：计算 sqt 乘积的架构，其中 s 是所谓的 i-四元数，t 是 j-四元数，q 是普通四元数。两个普通四元数的直接乘法需要 16 次实数乘法（或在全并行硬件实现情况下的双操作数乘法器）和 12 次实数加法（或二进制加法器）。同时，我们的方案允许设计仅消耗 6 个乘法器和 6 个双输入加法器来实现 sq 或 qt 基本操作的计算单元，以及消耗 9 个二进制乘法器、6 个双输入加法器和 4 个四输入加法器来实现 sqt 基本操作的计算单元。
引用
@article{arxiv.1703.06320,
title = {Hardware-Efficient Schemes of Quaternion Multiplying Units for 2D Discrete Quaternion Fourier Transform Processors},
author = {Aleksandr Cariow and Galina Cariowa and Marina Chicheva},
journal= {arXiv preprint arXiv:1703.06320},
year = {2017}
}
备注
3 pages, 3 figures