基于 IIR 滤波器矩阵算法的高吞吐事件视觉数据过滤硬件架构
计算机视觉与模式识别
2022-07-05 v1 硬件体系结构
图像与视频处理
信号处理
摘要
神经形态视觉是一个快速发展的领域，在自动驾驶车辆感知系统中有众多应用。不幸的是，由于传感器工作原理，事件流中存在大量噪声。本文提出一种基于 IIR 滤波器矩阵的新型算法用于过滤此类噪声，并给出一种利用 SoC FPGA 加速的硬件架构。我们的方法对不相关噪声具有非常好的过滤效率——超过 99% 的噪声事件被移除。已在多个添加随机噪声的事件数据集上测试。我们设计的硬件架构减少了 FPGA 内部 BRAM 资源的使用率。这实现了极低的延迟和高达 385.8 MEPS（百万事件每秒）的吞吐量。所提出的硬件架构在仿真中以及在使用 Mercury+ ST1 底板上的 Mercury+ XU9 模块的 Xilinx Zynq Ultrascale+ MPSoC 芯片上进行了硬件验证。
引用
@article{arxiv.2207.00860,
title = {Hardware architecture for high throughput event visual data filtering with matrix of IIR filters algorithm},
author = {Marcin Kowalczyk and Tomasz Kryjak},
journal= {arXiv preprint arXiv:2207.00860},
year = {2022}
}
备注
Accepted for the DSD 2022 conference