硬件加速图神经网络：面向 SoC FPGA 的神经事件音频分类与关键词检测的替代方法
机器学习
2026-02-19 v1 人工智能
声音
音频与语音处理
摘要
随着嵌入式边缘传感器收集数据的增多，尤其是来自产生离散事件流的神经器器官设备，对于实现高效、低延迟和节能的本地处理需求日益增长。我们present了用于音频处理的事件图神经网络的FPGA实现。我们利用人工鼻膜将时序信号转换为稀疏事件数据，从而降低内存和计算成本。我们的架构在SoC FPGA上实现，评估了两个开源数据集。在分类任务上，基线浮点模型在SHD数据集上达到92.7%的准确率——仅低于最先进方法2.4%，但参数数量减少了10倍以上和67倍。在SSC上，我们的模型达到66.9%-71.0%的准确率。与FPGA基于脉冲神经网络相比，我们的量化模型达到92.3%的准确率，提升了最高可达19.3%，同时减少了资源使用和延迟。对于SSC，我们报告了首个硬件加速评估。我们进一步演示了事件音频关键词检测的首个端到端FPGA实现，将图卷积层与循环序列建模相结合。该系统实现了最高达95%的单词端检测准确率，仅需10.53微秒延迟和1.18 W功耗，为高效的事件驱动关键词检测建立了强大基准。
引用
@article{arxiv.2602.16442,
title = {Hardware-accelerated graph neural networks: an alternative approach for neuromorphic event-based audio classification and keyword spotting on SoC FPGA},
author = {Kamil Jeziorek and Piotr Wzorek and Krzysztof Blachut and Hiroshi Nakano and Manon Dampfhoffer and Thomas Mesquida and Hiroaki Nishi and Thomas Dalgaty and Tomasz Kryjak},
journal= {arXiv preprint arXiv:2602.16442},
year = {2026}
}
备注
Under revision in TRETS Journal