面向低成本神经器件 FPGA 平台的事件驱动 SNN 硬件-软件协同设计
硬件体系结构
2026-04-27 v1
摘要
低成本 FPGA 平台可以拓宽神经系统研究的应用范围，但当前的脉冲神经网络（SNN）工作流程仍在硬件优先实现方式（难以与 PyTorch 风格开发集成）与软件优先框架之间受分化——后者常止步于仿真或 GPU 执行。本文提出一种面向事件驱动 FPGA 执行的语义保持硬件-软件协同设计框架，用于确定性部署 PyTorch 定义的 SNN。单个导出型 artefact 包含权重、阈值、连接描述符以及分组时间到首次脉冲（TTFS）解码元数据，由软件定义传递至板卡执行，并被软件参考实现与板卡运行时复用。实现于已路由 80 MHz 设计中的 10 类 MNIST TTFS 分类器，准确率达 87.40\%，在所有 10,000 张测试图像上与软件参考结果一致。可编程逻辑路径实现的服务延迟为 0.1375 s/图像，动态能耗估计为 31.6 nJ/图像；而基于范围感知的与匹配 GPU 与 CPU 基准比较，保持加速器专用与系统级测量的区分度。这些结果表明，低成本事件驱动 FPGA 硬件能够为软件定义的 SNN 模型提供直接且可重复的软件到板卡的路径。
引用
@article{arxiv.2604.22179,
title = {Hardware-Software Co-Design for Event-Driven SNN Deployment on Low-Cost Neuromorphic FPGAs},
author = {Jiwoon Lee and Souvik Chakraborty and Syed Bahauddin Alam and Cheolsoo Park},
journal= {arXiv preprint arXiv:2604.22179},
year = {2026}
}
备注
7 pages, 3 figures, 3 tables