基于 FPGA 的事件视觉对比度最大化硬件架构
计算机视觉与模式识别
2026-05-12 v1
摘要
本文提出一种在 Field-Programmable Gate Array (FPGA) 资源上实现事件视觉系统中对比度最大化 (Contrast Maximization, CM) 算法的硬件架构。CM 通过最大化从异步事件流重建的事件图像畸变 (Image of Warped Events, IWE) 的对比度, 来估计运动参数。事件视觉传感器生成的稀疏数据具有高时间分辨率和低空间冗余, 这使其非常适合硬件处理。FPGA 的确定性、大规模并行结构被利用以设计一种深度流水线架构, 能够实现高吞吐量、低能耗的处理, 适用于实时嵌入式应用。本文详细描述了负责事件畸变、对比度计算和迭代优化的硬件模块, 讨论了关键的实现决策, 并介绍了用于该设计的硬件感知优化方法。实验结果表明, 与基于 CPU 和 GPU 的实现相比, 本方案在处理速度和能源效率方面实现了显著提升, 运动参数估计速度提升超过 200 倍。我们意识到，这是首个实现 CM 算法加速的硬件架构。该方案的性能以处理速度、能源效率和硬件资源利用率进行评估。该设计通过事件基对象跟踪应用进行验证, 结果确认该架构为高速、低功耗的嵌入式系统中实现实时运动估计提供了坚实的基础。
引用
@article{arxiv.2605.09581,
title = {FPGA-Based Hardware Architecture for Contrast Maximization in Event-Based Vision},
author = {Michal Filipkowski and Marcin Kowalczyk and Tomasz Kryjak},
journal= {arXiv preprint arXiv:2605.09581},
year = {2026}
}
备注
Accepted for ARC 2026