基于马约拉纳量子码的容错操作：门、测量与高速率构造

马约拉纳量子计算在纳米线和中性原子平台上已成为一种编码比特并抗噪声的有前景的方案。为了在此类设备上可靠地进行计算，需为状态准备、门操作和测量提供完整的容错方案。然而，现有的容错方案要么仅限于特定的代码族，要么未得到充分发展。本文我们构建了一种针对逻辑比特编码于马约拉纳硬件中的容错计算的通用框架。我们强调了在构造这些代码族的容错小工具时，偶数与奇数马约拉纳码之间的差异。我们提供 transversal 构造方法，并通过测量进行补充，以获得多种容错 Clifford 小工具的示例。对于奇数码，我们给出一种新型的构造方法，利用量子参考帧实现小工具，这使得能够实现因奇偶性超选限制而被禁止的操作。我们还提供了受马约拉纳码启发的容错测量方案，实现了状态准备、逻辑操作和纠错的测量。我们还指出了奇数马约拉纳码中具有 transversal T 门的构造。最后，我们构建了一个逻辑比特的高速率量子 LDPC 马约拉纳码。我们的工作表明，马约拉纳硬件（如马约拉纳纳米线和费米子中性原子）中可以一致实现容错量子计算的所有必要要素。