准延迟无关异步电路的差分功耗分析：形式化与改进
硬件体系结构
2007-10-19 v1
摘要
本文旨在形式化规定一种专用于设计抗差分功耗分析（DPA）的准延迟无关（QDI）异步电路的流程。文章首先提出了 QDI 异步电路电信号的形式化模型。随后将 DPA 应用于该形式化模型，以识别此类电路的泄漏源。最后，规定了一套完整的设计流程以最小化信息泄漏。通过一个 AES 加密处理器的设计，证明了该方法的相关性和有效性。
引用
@article{arxiv.0710.3443,
title = {DPA on quasi delay insensitive asynchronous circuits: formalization and improvement},
author = {G. F. Bouesse and M. Renaudin and S. Dumont and F. Germain},
journal= {arXiv preprint arXiv:0710.3443},
year = {2007}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)