面向 HDMI 发射机的低功耗 1.65 Gbps 数据通道设计
硬件体系结构
2016-01-08 v1
摘要
本文提出一种用于高清多媒体接口(High Definition Multimedia Interface, HDMI)发射机电路的低功耗数据通道设计。输入为10位并行数据，输出为 1.65 Gbps 的串行数据。该电路仅使用单一频率的串行时钟输入。所有其他时序信号均在电路内部由串行时钟派生。该设计具有专用线路，可在仅两个像素时钟周期内禁用和启用其所有通道。电路上电后立即执行的一对禁用与启用功能用作复位功能。所提出的设计对电源电流中与数据相关的开关尖峰免疫，并将其推至串行频率及其倍频范围内。从而滤波要求得以放宽。输出级使用 2.8 伏偏置电压，对应接收端上拉电压 3.3 伏。所述数据通道采用 UMC 180 nm CMOS 工艺设计。该设计可修改用于其他板间串行接口（如 USB 和 LAN），且并行输入位数不同。
引用
@article{arxiv.1601.01463,
title = {Design of a Low-Power 1.65 Gbps Data Channel for HDMI Transmitter},
author = {Ajay Agrawal and R. S. Gamad},
journal= {arXiv preprint arXiv:1601.01463},
year = {2016}
}
备注
TMDS, HDMI, USB, Gbps, data-dependent jitter, supply current, UMC180, low-power consumption, single serial clock