高速算术电路混合加法器的设计与性能分析

Rajkumar Sarma; Veerati Raju

高速算术电路混合加法器的设计与性能分析

硬件体系结构 2012-07-13 v1

作者: Rajkumar Sarma , Veerati Raju

摘要

本文描述了使用门扩散技术 (GDI) 和 PTL-GDI 技术的加法器单元。GDI 技术能够降低功耗、传播延迟和低功耗延迟积 (PDP)，而传输管逻辑 (PTL) 通过消除冗余晶体管减少了构建不同逻辑门所需的晶体管数量。本文提出了与各种混合加法器的性能比较。我们提出了两种基于 GDI 和 PTL 技术的新设计，发现其相比现有设计技术具有更高的能效。两种设计均仅使用 10 个晶体管来实现 SUM 和 CARRY 功能。SUM 和 CARRY 单元以级联方式实现，即首先实现 XOR 单元，然后利用 XOR 作为输入来实现 SUM 和 CARRY 单元。对于提出的 GDI 加法器，SUM 和 CARRY 单元均采用 GDI 技术设计；而在提出的 PTL-GDI 加法器中，SUM 单元采用 PTL 技术构建，CARRY 单元采用 GDI 技术设计。本文讨论了这两种设计的优势，并通过 Cadence Virtuoso 180nm 环境下的仿真结果证实了这些设计的重要性。

关键词

混合加法器门扩散技术传输管逻辑低功耗设计高速算术 cadence virtuoso 晶体管数量

引用

@article{arxiv.1207.2840,
  title  = {Design and Performance Analysis of hybrid adders for high speed arithmetic circuit},
  author = {Rajkumar Sarma and Veerati Raju},
  journal= {arXiv preprint arXiv:1207.2840},
  year   = {2012}
}

备注

12 PAGES, 10 FIGURES

高速算术电路混合加法器的设计与性能分析

摘要

关键词

引用

备注

相关论文