基于深度学习的SRAM设计预布局串扰电容预测
机器学习
2025-07-10 v1 硬件体系结构
系统与控制
系统与控制
摘要
为实现更高的系统能效，SoC中的SRAM往往进行定制化。串扰效应导致预布局与后布局电路仿真之间出现显著差异，造成难以收敛设计参数及过多设计迭代。是否可以基于预布局电路准确预测串扰，从而进行串扰感知的预布局仿真？本文提出一种基于深度学习的两阶段模型，准确预测这些在预布局阶段的串扰。该模型组合图神经网络（GNN）分类器与多层感知器（MLP）回归器，有效管理SRAM电路中网状串扰的类别不平衡问题。我们还采用焦点损失（Focal Loss）来减轻大量内部网样本的影响，并将子电路信息整合到图中，以抽象电路板的层次结构。实验在4个真实SRAM设计上表明，我们的方法不仅在串扰预测中超过了最先进模型，误差最大降低了19倍，仿真过程的加速也提升了最高可达598倍。
引用
@article{arxiv.2507.06549,
title = {Deep-Learning-Based Pre-Layout Parasitic Capacitance Prediction on SRAM Designs},
author = {Shan Shen and Dingcheng Yang and Yuyang Xie and Chunyan Pei and Wenjian Yu and Bei Yu},
journal= {arXiv preprint arXiv:2507.06549},
year = {2025}
}
备注
Published in Proceedings of GLSVLSI2024