一种用于改善全局布线与时序布线间时序一致性的机器学习方法
硬件体系结构
2023-10-04 v2 人工智能
机器学习
摘要
由于在详细布线(DR)之前的设计阶段无法获得布线信息,时序预测与优化任务面临重大挑战。不准确的时序预测会浪费设计精力、损害电路性能,并可能导致设计失败。本工作聚焦于时钟树综合与布局合法化之后的时序预测,这是对一个“完整”网表进行时序分析与优化的最早时机。本文首先证明,若拥有最终DR后寄生参数的“预言知识”,则全局布线(GR)后的优化能够产生改善的最终时序结果。为在GR后优化过程中弥合基于GR的寄生与时序估计同DR后结果之间的差距,提出了基于机器学习(ML)的模型,包括利用宏模块阻塞特征来对含宏模块的设计进行准确预测。基于一组实验评估,表明这些模型比基于GR的时序估计具有更高的精度。当在GR后优化中使用时,基于ML的模型在DR后电路性能上展现出可证实的改善。该方法应用于两种不同的工具流程——OpenROAD与一款商业工具流程——在45nm体硅与12nm FinFET工艺平台上的结果表明,在不增加拥塞的情况下改善了DR后的松弛(slack)指标。这些模型被证明可泛化至不同时钟周期约束下生成的设计,并且对具有小幅噪声的训练数据具有鲁棒性。
引用
@article{arxiv.2305.06917,
title = {A Machine Learning Approach to Improving Timing Consistency between Global Route and Detailed Route},
author = {Vidya A. Chhabria and Wenjing Jiang and Andrew B. Kahng and Sachin S. Sapatnekar},
journal= {arXiv preprint arXiv:2305.06917},
year = {2023}
}