面向时序预测的 PreRoutGNN：基于保持顺序分区的全局电路预训练、局部延迟学习与注意力单元建模
机器学习
2024-03-13 v2 硬件体系结构
摘要
预路由时序预测最近被用于评估芯片设计中候选单元布置的质量。它直接估计针对引脚级别（剩余裕量、抖动）和边缘级别（净延迟、单元延迟）的时序指标，而无需进行耗时的路由过程。然而，由于大规模工业电路中时序路径较长，这种方法常因信号衰减和误差累积而受到制约。为此，我们提出了两阶段方法：第一阶段，提出全局电路训练，以预训练图自编码器，从电路 netlist 中学习全局图嵌入；第二阶段，基于 GCN 进行消息传递的节点更新方案，遵循所学习图嵌入和电路图的拓扑排序序列。该方案在更新序列中残差建模相邻两个引脚之间的局部时延，并通过一种新型注意力机制提取每个单元内部的查找表信息。为高效处理大规模电路，我们引入保持顺序分区方案，在保持拓扑依赖关系的同时降低内存消耗。实验在 21 个真实电路上实现了时序预测的新 SOTA R2 为 0.93，显著优于先前 SOTA 方法的 0.59。代码将在 https://github.com/Thinklab-SJTU/EDA-AI 提供。
引用
@article{arxiv.2403.00012,
title = {PreRoutGNN for Timing Prediction with Order Preserving Partition: Global Circuit Pre-training, Local Delay Learning and Attentional Cell Modeling},
author = {Ruizhe Zhong and Junjie Ye and Zhentao Tang and Shixiong Kai and Mingxuan Yuan and Jianye Hao and Junchi Yan},
journal= {arXiv preprint arXiv:2403.00012},
year = {2024}
}
备注
13 pages, 5 figures, The 38th Annual AAAI Conference on Artificial Intelligence (AAAI 2024)