构建可靠的三维光子集成电路与腔体：从晶圆尺度实现
光学
2026-04-15 v1
摘要
三维（3D）光子集成电路（PIC）正在成为高密度和多功能光子系统不可或缺的方案。然而，向三维配置扩展PIC的晶圆规模受到两个关键因素的制约：（i）层间抽 taper 效率与占地之间的权衡，以及（ii）层间转换损耗的晶圆规模均匀性。本文引入助刻蚀化机械抛光（E-CMP）以实现spacer层的高晶圆规模均匀性。此外，我们通过展示一种 novel 的 -engineered 抖落结构，打破了效率-占地权衡，实现的可靠性指标比传统线性抽落结构高出75%。在这些设计和制造发展基础上，我们实现了损耗为0.077和0.068 dB/cm的可靠3D PIC（分别针对两个硅氮化物（SiN）波导层），且典型3D转换损耗最低可达6 mdB。 Furthermore, 低3D转换损耗使得我们首次实现了占据两个不同器件层的3D高Q光子腔体，为高Q光子腔体提供了新的设计空间。可扩展的制造工艺和设计方法为面向从光子互连、计算网络到高密度光子传感器和非线性光子学的一系列应用的晶圆规模可靠3D PIC提供了实现之路。
引用
@article{arxiv.2604.12889,
title = {Building reliable 3D photonic integrated circuits and cavities at the wafer scale},
author = {Yuhao Huang and Yunqi Fu and Yu Xia and Yuemin Li and Zheng Li and Yaoran Huang and Zhaoting Geng and Mingfei Liu and Chao Xiang},
journal= {arXiv preprint arXiv:2604.12889},
year = {2026}
}
备注
10 pages, 4 figures