异构 FPGA 上部分可重配置设计的自动化布局规划
硬件体系结构
2020-11-25 v1
摘要
布局规划问题已在同构 FPGA 上得到广泛研究。大多数现代 FPGA 由异构资源构成，如可配置逻辑块、DSP 块、BRAM 等。针对异构 FPGA 的工作极少。此外，部分可重配置等特性允许对可执行设计进行动态更改，从而提升性能并极高效地利用资源。本文为 FPGA 中的部分可重配置（PR）设计设计了一款布局规划器，其智能地决定三种所提资源分配方案之一，以对特定类型的可重配置区域进行布局规划。我们还提出一种空白空间检测算法，用于在 FPGA 内高效管理空白空间，以缩减面积与线长。该布局规划器在 Xilinx Virtex 5 与 Artix 7 FPGA 架构上得到验证，并可轻易与现有供应商提供的布局布线工具集成。该布局规划器的主要目标是缩减线长、最小化浪费资源与面积。我们使用 MCNC 基准测试评估了布局规划器的性能。我们已将所提布局规划器与文献中已发表的其他结果进行比较。我们观察到整体线长与执行时间均有显著改善。此外，该布局规划器已与供应商提供的布局布线工具（Xilinx Vivado）集成，以实现布局规划流程的自动化。该自动化流程在图像处理应用中使用的部分可重配置中值滤波器上进行了测试。
引用
@article{arxiv.2011.11716,
title = {Automated Floorplanning for Partially Reconfigurable Designs on Heterogenrous FPGAs},
author = {Pingakshya Goswami and Dinesh Bhatia},
journal= {arXiv preprint arXiv:2011.11716},
year = {2020}
}
备注
This paper was accepted as a poster in ACM SIGDA International Symposium on FPGA, 2016