面向异构 FPGA 早期设计探索的轻量一致性分析
硬件体系结构
2025-09-24 v1
摘要
现场可编程门阵列（FPGA）已从均匀逻辑阵列演变为集成了数字信号处理器（DSP）、存储器和专用加速器的异构架构，以支持机器学习等新兴工作负载。虽然这些增强改善了功耗、性能和面积（PPA），但复杂的资源交互使设计空间探索和应用优化变得复杂。为了解决这些挑战，我们提出了一种受 Roofline 模型启发的轻量级分析框架。它引入了三个一致性评分，可以快速识别与异构资源、架构和应用逻辑相关的瓶颈。在 Koios 和 VPR 基准套件上使用 Stratix 10 类 FPGA 进行评估，该方法能够实现高效的 FPGA 架构协同设计，以提高异构 FPGA 的性能。
引用
@article{arxiv.2509.18295,
title = {Lightweight Congruence Profiling for Early Design Exploration of Heterogeneous FPGAs},
author = {Allen Boston and Biruk Seyoum and Luca Carloni and Pierre-Emmanuel Gaillardon},
journal= {arXiv preprint arXiv:2509.18295},
year = {2025}
}
备注
This paper has been accepted for presentation at VLSI-SoC in October