交流偏置移位寄存器作为制造工艺基准电路与磁通捕获诊断工具
仪器与探测器
2017-04-26 v1 超导电性
摘要
我们将在先前工作（V.K. Semenov等人，IEEE Trans. Appl. Supercond.，卷25，期3，1301507，2015年6月）中引入的交流偏置移位寄存器发展为一种用于评估超导电子制造工艺的基准电路。所开发的测试技术允许提取移位寄存器中所有单个单元的容限，这进而使得估计电路中约瑟夫森结的统计分布成为可能。我们应用该方法成功测试了具有8、16、36和202千个单元的寄存器，并分别具有约33000、65000、144000和809000个约瑟夫森结。这些电路由MIT林肯实验室制造，采用完全平面化工艺、0.4 μm电感线宽和1.33×10^6 cm^-2结密度。它们是迄今为止制造出的最大可工作的超导SFQ电路。所开发的技术区分硬缺陷（与制造相关）和软缺陷（与测量相关），并定位它们在电路中的位置。软缺陷是超导电路特有的，由有源单元内部或单元附近专用磁通捕获沟槽中的磁通捕获引起。软缺陷的数量和分布取决于环境磁场，并且即使在同一磁环境中进行热循环也会变化。
引用
@article{arxiv.1701.03837,
title = {AC-Biased Shift Registers as Fabrication Process Benchmark Circuits and Flux Trapping Diagnostic Tool},
author = {Vasili K. Semenov and Yuri A. Polyakov and Sergey K. Tolpygo},
journal= {arXiv preprint arXiv:1701.03837},
year = {2017}
}
备注
8 pages, 12 figures, 1 table, 15 references This work was presented at Applied Superconductivity Conference, ASC2016, Denver CO, September 4-9, 2016. Submitted to IEEE Transactions on Applied Superconductivity on 6 September 2016