一种感知写入耐久性的阻变存储器末级缓存管理技术
硬件体系结构
2014-05-01 v2
摘要
由于缓存容量不断增加以及 SRAM 器件巨大的漏电流消耗，传统 SRAM 缓存对处理器功耗贡献显著。近年来，研究人员利用非易失性存储器设计缓存，因为它们具有高密度、可比的读取延迟和低漏功耗。然而，其较高的写入延迟可能会增加执行时间，从而增加漏能耗。此外，由于其写入耐久性较小，传统的节能技术可能会进一步加剧写入变化问题，从而缩短其寿命。本文提出了一种针对非易失性缓存的缓存节能技术，该技术通过使写入在缓存中均匀分布来试图提高其寿命。我们的技术利用动态缓存重构调整缓存大小以满足程序需求，并关闭剩余缓存以节省能量。使用 x86-64 模拟器、SPEC2006 基准测试和阻变 RAM 末级缓存 (LLC) 进行的微架构模拟表明，相较于 8MB 基线缓存，我们的技术节省了 17.55% 的存储子系统（末级缓存 + 主存）能量，并将寿命提高了 1.33 倍。在相同的阻变 RAM 基线上，具有相似面积且无缓存重构的 SRAM 会导致 186.13% 的能量损失。
引用
@article{arxiv.1311.0041,
title = {A Technique for Write-endurance aware Management of Resistive RAM Last Level Caches},
author = {Sparsh Mittal},
journal= {arXiv preprint arXiv:1311.0041},
year = {2014}
}
备注
This paper has been withdrawn by the author for revising the experiments