基于概率与差分级联电压开关方法的通用抗噪声逻辑设计方案
硬件体系结构
2015-03-10 v1
摘要
本文提出了一种基于马尔可夫随机场理论和差分级联电压开关技术的通用抗噪声逻辑设计电路方案，该方案是对文献[1-3]、[4]工作的扩展。我们成功地将仅包含四个晶体管的模块插入到文献[3]的原始电路方案中，大量仿真结果表明，所提出的设计在1 dB信噪比的输入信号下仍能正确工作。当使用文献[5]的评估参数时，我们的设计输出值平均比文献[3]降低76.5%，这意味着通过我们的工作可获得优越的抗噪声性能。
引用
@article{arxiv.1503.02354,
title = {A General Scheme for Noise-Tolerant Logic Design Based on Probabilistic and DCVS Approaches},
author = {Xinghua Yang and Fei Qiao and Qi Wei and Huazhong Yang},
journal= {arXiv preprint arXiv:1503.02354},
year = {2015}
}
备注
4 pages, 10 figures