一种用于粒子物理实验的基于PAM4的20 Gbps数据传输ASIC

我们介绍了用于粒子物理实验的数据传输ASIC（GBS20）的设计原理与测试结果。GBS20的目标是成为一款ASIC，其采用两个各来自10.24 Gbps lpGBT SerDes的串行器，并共用同样来自lpGBT的PLL。将在同一芯片内实现一个PAM4编码器与一个VCSEL驱动器以使用同一时钟系统，从而消除PAM4编码器中CDR的需求。以此方式，使用GBS20 ASIC开发的发射机模块GBT20将具有与lpGBT完全相同的数据接口与传输协议，并通过一根光纤实现最高20.48 Gbps的输出。在接收端采用嵌入PAM4的FPGA，GBT20将使系统所需光纤数量减半，并更好地利用FPGA的输入带宽。采用商用65 nm CMOS工艺制造了一款原型芯片GBS20v0。该原型具有两个串行器和一个共用lpGBT PLL的PAM4编码器，但无用户数据输入。一个内部PRBS生成器向串行器提供数据。GBS20v0测试速率勉强达到20.48 Gbps。从该原型中汲取经验，我们正在设计第二款原型GBS20v1，其将具有16个各为1.28 Gbps的用户数据输入通道。我们介绍了GBS20 ASIC与GBT20模块的设计概念、初步测试结果，以及从GBS20v0中汲取的经验与GBS20v1的设计——GBS20v1不仅将是一枚测试芯片，也将是一枚具有16个输入数据通道的用户芯片。