一种 1.2 mm$^2$ 416 mW 1.44 Mmat/s 64$\times$16 矩阵预处理 ASIC 用于 22FDX 中的 Massive MIMO
信号处理
2024-10-18 v1 硬件体系结构
摘要
大型多用户 (MU) 多输入多输出 (MIMO) 使基站 (BS) 能够同时传输多个用户的数据。要使用线性均衡检测用户数据，BS 必须执行预处理，包括维度等于用户数据流数量的矩阵求逆。显式求解大型矩阵在实现方面难以完成，因为其复杂度高、数据依赖性严格导致延迟高、数值精度要求高。我们提出一种基于 block-LDL 矩阵分解的新型预处理架构，提高了并行度，从而降低了延迟。我们通过 (i) 采用 mmWave 信道向量的大规模 MU-MIMO 系统仿真和 (ii) 测量一款 22FDX ASIC 来展示我们架构的有效性，该 ASIC 据称是首个针对拥有 64 个 BS 天线和 16 个单天线用户的大规模 MU-MIMO 预处理引擎。我们的 ASIC 时钟频率达到 870 MHz，功耗为 416 mW。在峰值吞吐量下，ASIC 每秒预处理 1.44 M 个 6416 矩阵，延迟仅为 0.7 s。
引用
@article{arxiv.2410.13838,
title = {A 1.2 mm$^2$ 416 mW 1.44 Mmat/s 64$\times$16 Matrix Preprocessing ASIC for Massive MIMO in 22FDX},
author = {Darja Nonaca and Christoph Studer},
journal= {arXiv preprint arXiv:2410.13838},
year = {2024}
}
备注
Presented at the IEEE European Solid-State Electronics Research Conference (ESSERC) 2024