ZynqParrot：面向 FPGA 加速的循环精确、规模缩减型协同仿真
硬件体系结构
2025-09-26 v1
摘要
随着处理器复杂性的增加，其功能验证和性能验证的成本也急剧上升。通常情况下，硅特征轮廓仅包含简单的性能计数器，这些计数器被聚合和分离以讲述故事。基于这些推断，性能工程师会采用微体系结构仿真来深入检查处理器。不幸的是，仿真的运行时间显著延长，使得对长时间工作负载的仿真变得不可行。我们提出一种规模缩减的建模和验证方法。相反，我们表明，将系统分解为可独立原型设计的可管理子组件，可能更加准确、更快、更经济。通过仔细设计原型接口，可以严格遵守被测试设备（DUT）的非干扰性。这是使构建师能够在速度与 FPGA 加速之间获得两全其美的办法，同时消除规模扩张的不准确性以及规模升级的固有成本。本 work 我们提出 ZynqParrot：一种规模缩减的 FPGA 基于建模平台，能够执行非干扰、循环精确的任意 RTL 设计协同仿真。ZynqParrot 能够以任意粒度验证功能和性能。我们还提供了使用 ZynqParrot 分析开源 RISC-V 处理器全栈性能的案例研究。
引用
@article{arxiv.2509.20543,
title = {ZynqParrot: A Scale-Down Approach to Cycle-Accurate, FPGA-Accelerated Co-Emulation},
author = {Daniel Ruelas-Petrisko and Farzam Gilani and Anoop Mysore Nataraja and Zoe Taylor and Michael Taylor},
journal= {arXiv preprint arXiv:2509.20543},
year = {2025}
}