磁子电路会优于CMOS对应电路吗？
介观与纳米尺度物理
2022-04-25 v1
摘要
在新技术发展的早期阶段，难以对其潜在能力与影响进行全面评估。然而，可以给出一些初步估计，且这当然极具意义；本文在自旋波（SW）计算范式框架内遵循这一思路。具体而言，我们旨在评估需达到的技术发展 horizon，以释放SW范式的全部潜力，使SW电路能在能耗方面优于CMOS对应电路。鉴于SW通过铁磁波导传播为零功耗，SW电路总功耗由通过换能器产生和感测SW所关联的功耗决定。尽管当前基于天线的换能器显然功耗高，近期发展表明磁电（ME）单元在超低功耗SW产生与感测方面极具潜力。由于ME仅在概念层面被提出且尚无实际实验演示报道，我们无法评估其使用对SW电路能耗的影响。但我们可以执行类逆向工程分析，以确定能使SW电路处于领先地位的ME延迟与功耗上限。为此，我们利用32位Brent-Kung加法器（BKA）作为讨论载体，计算可能使SW实现优于其7nm CMOS对应电路的ME最大延迟与功耗。我们评估了依赖转换或归一化门级联的不同BKA SW实现，并考虑连续或脉冲SW产生场景。31nW是32位BKA SW实现能优于其7nm CMOS对应电路的换能器最大功耗。
引用
@article{arxiv.2204.10732,
title = {Would Magnonic Circuits Outperform CMOS Counterparts?},
author = {Abdulqader Mahmoud and Nicoleta Cucu-Laurenciu and Frederic Vanderveken and Florin Ciubotaru and Christoph Adelmann and Sorin Cotofana and Said Hamdioui},
journal= {arXiv preprint arXiv:2204.10732},
year = {2022}
}
备注
This work has received funding from the European Union's Horizon 2020 research and innovation program within the FET-OPEN project CHIRON under grant agreement No. 801055