基于磁隧道结换能器的规模化布尔自旋电子电路的展望与挑战
摘要
本文探讨如下问题：基于磁隧道结（MTJ）换能器的自旋电子电路能否超越其最先进的 CMOS 对应电路？为此，我们使用 EPFL 组合基准集，在 7 nm CMOS 与基于 MTJ 的自旋电子技术中分别进行综合，并从能量延迟积（EDP）角度比较两种实现方法。为充分发挥技术潜力，CMOS 与自旋电子实现分别构建于标准布尔门与多数门之上。对于自旋电子电路，我们假设域转换（电/磁到磁/电）由 MTJ 完成，计算由基于畴壁的多数门实现，并考虑两种 EDP 估算场景：（i）均匀基准测试，忽略电路内部结构，仅将域换能器的功耗与延迟贡献纳入计算；（ii）多数-反相器图基准测试，其还嵌入电路结构、相关的关键路径延迟以及畴壁传播带来的能耗。我们的结果表明，对于均匀情形，自旋电子路线更适用于实现具有少量输入与输出的复杂电路。另一方面，当通过多数与反相器综合亦考虑电路结构时，我们的分析明确指出，为匹配并最终超越 CMOS 性能，MTJ 效率须提升 3-4 个数量级。尽管目前基于 MTJ 的自旋电子路线显然无法与 CMOS 竞争，但换能器的进一步发展可能会扭转局势，这一点若与信息非易失性相结合，或可使自旋电子实现适用于某些需要大量计算且与外界交互相当有限的应用。
引用
@article{arxiv.2209.01999,
title = {Perspectives and Challenges of Scaled Boolean Spintronic Circuits Based on Magnetic Tunnel Junction Transducers},
author = {F. Meng and S. -Y. Lee and O. Zografos and M. Gupta and V. D. Nguyen and G. De Micheli and S. Cotofana and I. Asselberghs and C. Adelmann and G. Sankar Kar and S. Couet and F. Ciubotaru},
journal= {arXiv preprint arXiv:2209.01999},
year = {2023}
}
备注
This work was supported by imec Industrial Affiliation Program on Exploratory Logic Devices. It has also received funding from the European Union Horizon Europe research and innovation programme within the project SPIDER under grant agreement No 101070417