VeriOpt：面向 PPA 的高质量 Verilog 生成框架
软件工程
2025-07-22 v1
摘要
大型语言模型(LLM)在硬件设计中的快速采用主要集中在生成功能正确的 Verilog 代码，忽视了工业级设计中必不可少的功耗、性能和面积(PPA)指标。为弥合这一差距，我们提出VeriOpt，一种新型框架，利用基于角色的提示和PPA优化使LLM能够生成高质量、可综合的 Verilog。VeriOpt将LLM交互结构化为 specialized 角色(例如计划员、程序员、审阅员、评估员)，以模拟人类设计工作流程，同时将PPA约束直接集成到提示管道中。通过将多模态反馈(例如综合报告、时序图)与PPA感知提示相结合，VeriOpt实现了在不牺牲功能正确性的前提下，实现PPA高效的代码生成。实验结果显示，与基线LLM生成的RTL相比，VeriOpt在功耗上实现了最高88%的减少，在面积上实现了76%的减少，在时序闭合上实现了73%的改进，已使用行业标准EDA工具进行验证。同时实现了86%的功能评估成功率。我们的工作推进了面向工业级硬件设计的人工智能驱动方法，解决了正确性与质量之间的关键差距，为可靠的生产工作流程中的LLM采用铺平了道路。
引用
@article{arxiv.2507.14776,
title = {VeriOpt: PPA-Aware High-Quality Verilog Generation via Multi-Role LLMs},
author = {Kimia Tasnia and Alexander Garcia and Tasnuva Farheen and Sazadur Rahman},
journal= {arXiv preprint arXiv:2507.14776},
year = {2025}
}
备注
9 pages, 7 figures, Accepted for ICCAD 2025, Munich, Germany