超高密度、高性能且节能的全自旋逻辑
介观与纳米尺度物理
2013-08-13 v1 无序系统与神经网络
摘要
全自旋逻辑（ASL）门利用通过非磁性通道进行自旋扭矩相互作用的多个纳米磁体。紧凑性、非易失性和超低电压运行是 ASL 的一些诱人特性，而低开关速度（纳米磁体相较于 CMOS 门）和静态功耗可被视为主要瓶颈。在本工作中，我们探索了利用 ASL 特定器件特性的设计技术，以在给定的一组器件参数下克服低效并增强该技术的优势。我们利用纳米磁体的非易失性来建模可实现更高性能的全流水线 ASL。流水线 ASL 中的电源时钟控制需要 CMOS 晶体管，与纳米磁体相比，这可能消耗显著更大的电压裕度和面积。我们表明，使用漏电晶体管可以显著缓解此类瓶颈，同时不牺牲能效和鲁棒性。利用 ASL 中偏置电荷电流路径与自旋电流路径之间固有的隔离特性，我们提出堆叠多个 ASL 金属层，从而实现超高密度且节能的 3D 计算模块。FIR 滤波器的设计结果表明，ASL 可实现与 CMOS 相当的性能和功耗，而 ASL 的超高密度可被视为其相对于 CMOS 的主要优势。
引用
@article{arxiv.1308.2280,
title = {Ultra-High Density, High-Performance and Energy-Efficient All Spin Logic},
author = {Mrigank Sharad and Karthik Yogendra and Arun Gaud and Kon-Woo Kwon and Kaushik Roy},
journal= {arXiv preprint arXiv:1308.2280},
year = {2013}
}
备注
This work has been submitted to IEEE Transaction of Nanotechnology, a shorter version of this work was published at ISQED, 2013