缩放全自旋逻辑的材料目标
介观与纳米尺度物理
2016-01-13 v1 材料科学
新兴技术
摘要
全自旋逻辑器件由于非易失性、超低工作电压、更高的逻辑效率和高度集成，是增强和补充CMOS集成电路计算的有前途的候选者。然而，目前达到比CMOS晶体管更低的能量延迟积性能的路径尚不明确。我们表明，缩放和工程化纳米尺度磁性材料和界面是实现能够超越CMOS晶体管能量延迟性能的自旋逻辑器件的关键。通过验证的随机纳米磁性和矢量自旋输运数值模型，我们推导了纳米磁体和通道的目标材料和界面特性。我们确定了材料工程/发现的有前途的新方向，重点在于系统缩放磁各向异性(Hk)与饱和磁化强度(Ms)、使用垂直磁各向异性以及铁磁体/自旋通道界面的界面自旋混合电导(Gmix)。我们提供了缩放自旋逻辑能量延迟积至2 aJ·ns的系统目标，考虑了纳米磁体的随机噪声。
引用
@article{arxiv.1212.3362,
title = {Material Targets for Scaling All Spin Logic},
author = {Sasikanth Manipatruni and Dmitri E. Nikonov and Ian A. Young},
journal= {arXiv preprint arXiv:1212.3362},
year = {2016}
}
备注
21 pages, 8 figures