Trikarenos：一款基于 RISC-V、采用 28nm 工艺面向 CubeSat 的容错微控制器
硬件体系结构
2024-01-12 v1
摘要
在太空等恶劣环境中运行微控制器时，关键挑战之一是辐射诱发的单粒子翻转（SEUs），其可能导致计算错误。常见的对策依赖专有抗辐射技术、低密度技术或大量冗余，导致成本高、性能与效率低。为此，我们提出 Trikarenos，一款采用先进台积电（TSMC）28nm 工艺的容错 32 位 RISC-V 微控制器 SoC。Trikarenos 通过可配置的三核锁步配置降低冗余成本，使三个 Ibex 核在 ECC 保护的内存上可靠执行应用。若某应用无需可靠性，这些核可并行独立运行以获得更高性能与效率。Trikarenos 在 250MHz 下执行容错矩阵-矩阵乘法时功耗为 15.7mW，较最先进水平效率提升 21.5 倍；当处理无需可靠性时性能提升 2.96 倍，能效提升 2.36 倍。
引用
@article{arxiv.2310.02045,
title = {Trikarenos: A Fault-Tolerant RISC-V-based Microcontroller for CubeSats in 28nm},
author = {Michael Rogenmoser and Luca Benini},
journal= {arXiv preprint arXiv:2310.02045},
year = {2024}
}
备注
4 pages, 4 figures, accepted by IEEE International Conference on Electronics Circuits and Systems (ICECS) 2023