锁相环中稳定时间与抖动的权衡
仪器与探测器
2012-10-23 v1
摘要
大多数锁相环 (PLL) 架构在稳定时间和抖动之间存在固有的权衡。常用的 PLL 品质因数 (FoM) 忽略了这种权衡，因为它在基准测试 PLL 性能时仅考虑抖动和功耗。本文提出了一种新的 PLL 品质因数，除抖动和功耗外，还将稳定时间作为性能参数。本文从理论上并通过行为仿真分析了线性/非线性/混合 PLL 中稳定时间与抖动之间的权衡。随后，基于获得的稳定时间与抖动关系，修改了当前使用的 PLL 品质因数，以涵盖所有重要规格，即锁定时间、功耗和抖动。
引用
@article{arxiv.1210.5624,
title = {Trade-off between Settling Time and Jitter in Phase Locked Loop},
author = {Pallavi Paliwal and Mohanrao Sattineni and Shalabh Gupta},
journal= {arXiv preprint arXiv:1210.5624},
year = {2012}
}
备注
Submitted to ISCAS-2013