Synchoros VLSI 设计中通过拼接综合可预测的全局 NoC
硬件体系结构
2021-08-30 v1
摘要
Synchoros VLSI 设计风格已被提出作为标准单元最佳设计风格的替代方案；synchoros 一词源自希腊语 choros，意为空间。同步性用时钟节拍离散化时间，而 synchoricity 则用虚拟网格离散化空间。SiLago（Silicon Lego）块是像乐高积木一样的原子级 synchoros 构建块。SiLago 块吸收所有金属层细节，即所有连线，从而能够通过有效块的拼接进行组合；有效是指符合技术设计规则、时序干净且耐 OCV。实际上，通过拼接进行组合为用户消除了逻辑和物理综合。像乐高系统一样，synchoricity 确实需要有限数量的 SiLago 块类型来满足不同类型的设计。全局 NoC 是重要的系统级设计组件。在本文中，我们展示了如何利用一个小型的全局 NoC SiLago 块库，自动综合出任意类型、尺寸和拓扑的全局 NoC。所综合的全局 NoC 不仅是有效的 VLSI 设计，其成本度量（面积、延迟和能耗）还可在线性时间内以布局后精度获知。我们认为，这对于能够进行芯片级设计空间探索至关重要。我们展示了如何构建此类全局 NoC SiLago 块的抽象时序模型，并用于以布局后精度和线性时间分析全局 NoC 链路的时序。我们通过将相同的全局 NoC VLSI 设计提交给商用 EDA 的静态时序分析来验证这一主张，并表明 synchoros VLSI 设计所实现的抽象时序分析与商用 EDA 工具给出相同结果。
引用
@article{arxiv.2108.12213,
title = {Synthesis of Predictable Global NoC by Abutment in Synchoros VLSI Design},
author = {Jordi Altayó González and Dimitrios Stathis and Ahmed Hemani},
journal= {arXiv preprint arXiv:2108.12213},
year = {2021}
}