面向延迟不敏感系统的同步处理器综合
硬件体系结构
2011-11-09 v1
摘要
本文介绍了我们在基于 Carloni 等人提出的延迟不敏感系统（LIS）理论的片上系统（SoC）设计方法论中，关于同步处理器的贡献。我们的贡献在于将 IP 核封装到一个新的包装器模型中，该模型优化了速度和面积，并保证了可综合性。我们方法的主要优点是在封装 IP 核时保留其局部性能，并减少 SoC 的硅片面积。
引用
@article{arxiv.0710.4659,
title = {Synchronization Processor Synthesis for Latency Insensitive Systems},
author = {Pierre Bomel and Eric Martin and Emmanuel Boutillon},
journal= {arXiv preprint arXiv:0710.4659},
year = {2011}
}
评论
Submitted on behalf of EDAA (http://www.edaa.com/)