RISC-V 上的静态硬件划分——缺陷、局限与前景
硬件体系结构
2024-09-04 v1
摘要
在日益配备多 CPU 核的嵌入式处理器上，静态硬件划分是一种将工作负载整合与隔离到单芯片上的成熟手段。在具备合适硬件特性的前提下，这种架构模式适用于需要满足实时性与安全性要求的混合关键性工作负载。在本文中，我们专注于利用当代虚拟化机制来实现工作负载间免于干扰（即隔离）。在保持实时能力的同时实现时间与空间隔离的可能性包括：静态划分资源、避免设备共享，以及确保上层控制结构零干预。这消除了因硬件划分带来的开销，但意味着某些硬件能力尚未在当代标准系统中完全实现。为解决此类硬件局限，可定制且可配置的 RISC-V 指令集架构提供了快速、无限制的修改可能。我们给出了关于当前 RISC-V 规范及其实现中必然需要上层控制结构干预的发现。我们识别出许多不利于实现零干预（即零开销）目标的若干问题：在设计层面，尤其在处理中断方面。基于微基准测试测量，我们讨论了这些发现的影响，并论证它们如何为 RISC-V 架构未来的扩展与改进提供基础。
引用
@article{arxiv.2208.02703,
title = {Static Hardware Partitioning on RISC-V -- Shortcomings, Limitations, and Prospects},
author = {Ralf Ramsauer and Stefan Huber and Konrad Schwarz and Jan Kiszka and Wolfgang Mauerer},
journal= {arXiv preprint arXiv:2208.02703},
year = {2024}
}