面向空间应用的RISC-V处理器同步硬件性能监视器的设计与实现
硬件体系结构
2025-03-06 v1
摘要
在CPU内收集程序执行统计信息的能力在所有计算领域都至关重要，因为它允许表征程序的时序性能。这种能力在安全关键软件系统中更为重要，在这些系统中，必须分析软件时序要求以确保程序的正确运行。此外，为了正确评估和验证这些系统的非功能性属性，除了时序性能外，CPU上还有许多其他可用的统计数据，例如与资源利用率相关的统计数据。在本文中，我们展示了一个性能测量单元，也称为硬件性能监视器，它被集成到由我们研究小组设计的用于空间应用的RISC-V星载计算机中。该监视技术采用了一种新颖的方法，即触发的事件不立即计数，而是通过流水线传播，以便其标注与执行的指令同步。此外，我们演示了在表征处理器执行模型的过程中如何使用此PMU。最后，作为PMU提供的统计信息的示例，展示了在RISC-V OBC上运行CoreMark和Dhrystone基准测试所获得的结果。
引用
@article{arxiv.2404.05389,
title = {Design and implementation of a synchronous Hardware Performance Monitor for a RISC-V space-oriented processor},
author = {Miguel Jiménez Arribas and Agustín Martínez Hellín and Manuel Prieto Mateo and Iván Gamino del Río and Andrea Fernandez Gallego and Oscar Rodríguez Polo and Antonio da Silva and Pablo Parra and Sebastián Sánchez},
journal= {arXiv preprint arXiv:2404.05389},
year = {2025}
}