SPAIC：一款每通道亚微瓦、16通道通用基于事件的双模式编码器模拟前端
硬件体系结构
2023-09-08 v1 新兴技术
神经与进化计算
摘要
低功耗基于事件的模拟前端（AFE）是构建用于边缘计算的高效端到端神经形态处理系统的关键组件。尽管已开发若干神经形态芯片用于实现脉冲神经网络（SNNs）并解决广泛的感官处理任务，但可用于将模拟感官信号转换为脉冲并接口到神经形态处理器的通用模拟前端器件寥寥无几。本工作中，我们提出一款新颖、高度可配置的模拟前端芯片，称为SPAIC（用于模拟AI计算的电信号到脉冲转换器），其提供具有 delta 调制和脉冲频率调制、可调频带的通用双模式模拟信号到脉冲编码。该ASIC采用180 nm工艺设计。它支持并编码跨越频率上4个数量级的多种信号，并提供与现有神经形态处理器兼容的基于事件的输出。我们验证了该ASIC的功能，并给出表征芯片基本构建模块的初步硅测量结果。
引用
@article{arxiv.2309.03221,
title = {SPAIC: A sub-$\mu$W/Channel, 16-Channel General-Purpose Event-Based Analog Front-End with Dual-Mode Encoders},
author = {Shyam Narayanan and Matteo Cartiglia and Arianna Rubino and Charles Lego and Charlotte Frenkel and Giacomo Indiveri},
journal= {arXiv preprint arXiv:2309.03221},
year = {2023}
}
备注
5 pages, 10 figures, Accepted for lecture at IEEE BioCAS Conference 2023