Dicke 态准备的可扩展多 QPU 电路设计：优化通信复杂度与局部电路开销

准备大量比特的 Dicke 态在量子计算和量子测距领域具有广泛的应用前景。然而，单个量子处理单元（QPU）上可用的比特数有限——这就激发了将其在多个 QPU 之间分布式准备的实用方法以实现可扩展性。本文探讨了在一般数量的 QPU 上分布式准备 $n$ 比特 $k$ 劈激态 $D(n,k)$ 的问题，提出了一种分布式量子电路（每个 QPU 约托管 $\lceil n/p \rceil$ 个比特），该电路的通信复杂度为 $O(p \log k)$，电路规模为 $O(nk)$，电路深度为 $O\left(p^2 k + \log k \log (n/k)\right)$。据我们所知，这是首个同时实现对数通信复杂度、多项式电路规模和深度的构造。我们还在一般目标态的 $p$ QPU 分布式状态准备问题上建立了下界。该下界以与目标态相关张量的标准柔性秩（CP-秩）表述。对于特殊情况 $p = 2$，我们显式计算 Dicke 态 $D(n,k)$ 对应的 CP-秩，并推导出下界 $\lceil\log (k + 1)\rceil$，表明我们的构造的通信复杂度已达到这一基本限制。