基于 FSM 的高效 unary 排序架构
硬件体系结构
2025-06-30 v1
摘要
排序是计算机系统中的基本操作，广泛应用于数据库、数据分析和硬件加速器等领域。近期，单字节计算（unary computing）作为一种低成本、低功耗的范式，通过消除复杂算术运算的需求而实现硬件排序器。然而，现有基于无比较的单字节计算设计因代价高昂的单字节数生成器而导致显著的面积和功耗开销。本文提出一种新型升序单字节排序模块，采用基于有限状态机（FSM）的单字节数生成器，以显著降低实现成本。通过利用两种状态的有限状态机生成右对齐单字节流，在每个周期内迭代识别最小输入值，而无需常规比较器。合成结果表明，在 45nm 工艺节点下，相较于最先进的单字节设计，面积降低最高可达 82%，功耗降低最高可达 70%。该proposed 排序器为能源受限和资源受限的硬件系统提供了可行方案。
引用
@article{arxiv.2506.22107,
title = {Power- and Area-Efficient Unary Sorting Architecture Using FSM-Based Unary Number Generator},
author = {Amir Hossein Jalilvand and M. Hassan Najafi},
journal= {arXiv preprint arXiv:2506.22107},
year = {2025}
}
备注
6 pages