克服全连接数字振荡神经网络的二次硬件规模问题
硬件体系结构
2025-04-30 v1
摘要
使用耦合振荡器或振荡神经网络（ONNs）的计算最近因其巨大的并行性和能源效率而受到广泛关注。然而，迄今为止，ONNs主要通过解析方法或模拟电路实现。本文将注意力转向数字实现的ONNs，考察各种设计体系结构。我们首先报告了基于循环体系结构的现有数字ONN设计。对于此类循环体系结构的规模化，主要挑战在于随网络规模呈二次增长的耦合硬件。为克服此挑战，我们引入一种新型混合体系结构，在耦合元素中平衡序列化和并行化，显示出约为1.2的近线性硬件规模。此外，我们评估了这些不同数字ONN体系结构在FPGA仿真中的时限和资源使用中的利益与成本。该混合体系结构允许在Zynq-7020 FPGA板上，将振荡器数量增加10.5倍，仅使用5位表示耦合权重和4位表示振荡器相位。这种近线性规模是大规模ONN体系结构实现的重要一步。据我们所知，本工作提出了截至目前为止规模最大的全连接数字ONN架构，总计506个全连接振荡器。
引用
@article{arxiv.2504.20680,
title = {Overcoming Quadratic Hardware Scaling for a Fully Connected Digital Oscillatory Neural Network},
author = {Bram Haverkort and Aida Todri-Sanial},
journal= {arXiv preprint arXiv:2504.20680},
year = {2025}
}
备注
11 pages, 12 figures