模拟电路综合中用于快速优化布局的多布局结构

本文提出了一种新颖的多布局结构概念，用于在模拟电路综合中实现快速且优化的布局实例化。这些结构仅需针对特定的电路拓扑生成一次。在综合过程中使用时，这些预生成的结构可根据电路的不同尺寸和参数实例化各种布局布局规划。与过程式布局生成器不同，它们能够在综合过程中保持高布局质量的同时实现电路的快速布局。快速布局源于多布局结构的高效性所带来的高速实例化。布局的高质量则源于构建多布局结构时所采用的广泛且智能的搜索过程。这些结构的目标基准是模块数在 25 个左右的模拟电路。本文提出了一种生成此类多布局结构的算法。实验结果表明，布局执行时间平均仅为几毫秒，使其适用于布局感知的综合以实现优化布局。