Apollo：面向大规模光子集成电路的自动化路由感知布局

随着技术的不断进步，光子集成电路（PICs）正以快速的速度在规模和复杂度上进行扩张，现代设计集成了数千个组件。然而，光子学的模拟自定义布局特性、弯曲波导结构以及单层路由资源施加了严苛的物理约束，如最小弯曲半径和波导穿越惩罚，这使得手动布局成为事实上的标准。这种手动过程需要数周时间，并且容易出错，对于大型光子集成电路系统而言，根本不可扩展。现有的自动化解决方案在小规模基准上采用受力导向布局，仅针对数十个组件， routability 和可扩展性有限。为了填补电子-光子设计自动化（EPDA）工具链中的这个根本性空白，我们提出了第一个GPU加速的、路由感知布局框架。该框架具有面向非对称弯曲的线路长度函数，通过显式建模波导路由拥堵和穿越，实现可路由性最大化。同时，采用条件投影来逐步强制执行各种用户定义的布局约束，包括对齐、间距等。通过定制的块状自适应Nesterov加速优化器，对该受约束优化进行加速和稳定化，确保稳定且高质量的收敛。与现有方法相比，我们的方法能在数分钟内为大规模PICs生成高质量布局，所有基准的平均路由成功率达94.79%。通过将布局与面向物理的路由紧密耦合，我们的方法为自动化PIC设计建立了新的范式，使智能、可扩展的布局合成在下一代EPDA的前沿。我们的代码已开源于https://github.com/ScopeX-ASU/Apollo。