通过交织位分区算术实现深度神经网络的混合信号电荷域加速
硬件体系结构
2019-07-15 v3
摘要
混合信号设计的低功耗潜力使其成为加速深度神经网络（DNNs）的诱人选择。然而，混合信号电路存在信息编码范围有限、易受噪声影响以及模数（A/D）转换开销等问题。本文旨在通过提出并利用以下洞见来应对这些挑战：向量点积（DNN 中的基本运算）可按位划分为多组空间并行的低比特宽度运算，并交织于向量的多个元素之间。由此，我们加速器的构建模块变为一组在模拟域工作且共享单一 A/D 转换器的宽位但低比特宽度的乘累加单元。低比特宽度运算解决了编码范围限制并有助于噪声抑制。此外，我们为 DNN 运算的位级重构采用了开关电容设计。所提出的开关电容电路在电荷域执行组乘法，并在多个周期内于其电容中累加组结果。电容累加与宽位分区运算相结合，缓解了对每次运算进行 A/D 转换的需求。借助此种数学重构及其开关电容实现，我们定义了一种称为 BIHIWE 的 3D 堆叠微架构。
引用
@article{arxiv.1906.11915,
title = {Mixed-Signal Charge-Domain Acceleration of Deep Neural networks through Interleaved Bit-Partitioned Arithmetic},
author = {Soroush Ghodrati and Hardik Sharma and Sean Kinzer and Amir Yazdanbakhsh and Kambiz Samadi and Nam Sung Kim and Doug Burger and Hadi Esmaeilzadeh},
journal= {arXiv preprint arXiv:1906.11915},
year = {2019}
}