克服混合信号 DNN 加速器缺陷的算法-硬件协同设计框架
硬件体系结构
2022-08-31 v1
摘要
近年来，基于存内处理（PIM）的混合信号设计作为具有高能量与面积效率及超高吞吐量的方案被提出，用于加速 DNN 计算。然而，PIM 设计对噪声、权重和电导变化等缺陷敏感，这些缺陷会大幅降低 DNN 精度。为解决此问题，我们提出了一种称为 HybridAC 的新型算法-硬件协同设计框架，可同时避免由缺陷引起的精度下降、提高面积利用率并减少数据搬移与能量耗散。我们推导了一种数据搬移感知的权重选择方法，无需重训练即可保持其原始性能。该方法使用鲁棒的数字加速器以少量对变化敏感的权重计算部分结果，而主要计算在模拟 PIM 单元中执行。这是首个不仅提供抗变化架构，还显著改善现有设计面积、功耗和能量的工作。HybridAC 通过降低 ADC 精度、外围电路和混合量化来利用前述权重选择方法以优化设计。我们的综合实验表明，即使在高达 50% 的变化下，HybridAC 也能将不同 DNN 在多种数据集上的精度下降从 60–90%（无保护）降低到 1–2%。除了提供更鲁棒的计算外，与 ISAAC（SRE）相比，HybridAC 在执行时间、能量、面积、功耗、面积效率和功率效率上分别提升了 26%（14%）、52%（40%）、28%（28%）、57%（45%）、43%（5倍）和 81%（3.9倍）。
引用
@article{arxiv.2208.13896,
title = {An Algorithm-Hardware Co-design Framework to Overcome Imperfections of Mixed-signal DNN Accelerators},
author = {Payman Behnam and Uday Kamal and Saibal Mukhopadhyay},
journal= {arXiv preprint arXiv:2208.13896},
year = {2022}
}