面向多达 102,400 个节点稀疏硬件图的大规模退火处理器 minor 嵌入启发式算法
量子物理
2020-04-09 v1 新兴技术
摘要
Minor 嵌入启发式算法已成为将二次无约束二元优化（QUBO）问题编译到量子与 CMOS 退火处理器硬件图中不可或缺的工具。尽管近期嵌入启发式算法针对中等规模（约 2000 个节点）退火器而开发，最新 CMOS 退火处理器（含 102,400 个节点）的规模对嵌入启发式算法提出了全新要求。这引发了一个问题：近期嵌入启发式算法能否在日益增大的硬件图上保持有意义的嵌入性能。在此，我们开发了概率交换移位退火（PSSA）嵌入启发式算法 [近期已证明优于 D-Wave Systems 的标准嵌入启发式算法（Cai 等人，2014）] 的改进版本，并评估其在不断增大硬件图上的嵌入性能。对于随机三次图与 Barabasi-Albert 图，我们发现改进 PSSA 的嵌入性能在高达 102,400 个节点的硬件图上始终分别超过已知最佳完全图嵌入阈值 3.2 倍与 2.8 倍。另一方面，对于具有恒定边密度的随机图，即便改进 PSSA 也无法克服由已知最佳完全图嵌入存在所保证的确定性阈值。最后，我们证明了 CMOS 退火器硬件图中完全图最大可嵌入规模的新上界，并表明其当前已知最佳完全图嵌入的嵌入性能对于固定配位数的硬件图具有最优阶。
引用
@article{arxiv.2004.03819,
title = {Minor-embedding heuristics for large-scale annealing processors with sparse hardware graphs of up to 102,400 nodes},
author = {Yuya Sugie and Yuki Yoshida and Normann Mertig and Takashi Takemoto and Hiroshi Teramoto and Atsuyoshi Nakamura and Ichigaku Takigawa and Shin-ichi Minato and Masanao Yamaoka and Tamiki Komatsuzaki},
journal= {arXiv preprint arXiv:2004.03819},
year = {2020}
}