量子退火中的拓扑结构探索：一种硬件感知视角

量子退火（QA）为解决 NP-hard 优化问题提供了有前景的框架，但其有效性受底层量子硬件拓扑结构的制约。通过 QA 求解优化问题 P 需要进行硬件感知的电路编译，这要求将 P 表示为图 G_P，并嵌入到定义量子处理器（QPU）中量子比特相互连接方式的硬件连通性图 G_Q 中。次嵌入（Minor Embedding, ME）是这种硬件感知编译的一种可能形式。ME 通过启发式方法构建映射，将 G_P 的每个节点（即 P 的逻辑变量）关联到 G_Q 中相邻节点的链，从而通过其某种小基型将 G_P 的弧保持为 G_Q 中量子比特的物理连接。硬wired 量子比特的静态拓扑结构显然会导致低效的编译，因为 G_Q 不能是完整图（clique）。我们提出了一套方法论和评估标准，用于评估硬件拓扑 G_Q 如何负面影响嵌入后的问题，从而使量子优化对噪声更敏感。我们在两种 QPU 拓扑结构上评估了 ME 结果：一种是用于当前 D-Wave 系统的 Zephyr 图，另一种是允许控制平均节点度的 Havel-Hakimi 图。这使我们能够研究节点数除以每个节点的 incident 弧数之比对将 G_P 嵌入为 G_Q 的小基型成功率的影响。我们的发现通过在经典架构上执行的 ME 表明，Havel-Hakimi 结构在平均情况下需要更短的量子比特链，随着 QPU 规模增大，其最大可嵌入 G_P 的平滑扩展呈现出更好的特性。这些特征表明它们作为 QA 基于 QPU 的替代设计具有潜力。