混合量子比特架构可扩展 CMOS 实现中的量子信息最大密度
量子物理
2018-09-05 v1 介观与纳米尺度物理
摘要
从单量子比特操作扩展到多量子比特电路以实现量子信息处理，需要特定于架构的实现方案。半导体混合量子比特架构是实现大规模量子信息处理的合适候选者，因为它结合了通用逻辑门集与快速的全电量子比特操控。我们提出了一种基于硅金属 - 氧化物 - 半导体 (MOS) 量子点的混合量子比特实现方案，该方案兼容 CMOS 工业技术标准。我们讨论了通过评估实现所需的时间和空间资源，来构建能够进行容错计算和量子纠错的多量子比特电路。结果表明，从包含由 [[7,1,3]] Steane 码编码的 8 个逻辑量子比特的电路中提取出了量子信息的最大密度。对应的逻辑量子比特面密度为 2.6 Mqubit/cm。
引用
@article{arxiv.1406.1425,
title = {Maximum density of quantum information in a scalable CMOS implementation of the hybrid qubit architecture},
author = {Davide Rotta and Marco De Michielis and Elena Ferraro and Marco Fanciulli and Enrico Prati},
journal= {arXiv preprint arXiv:1406.1425},
year = {2018}
}