MATADOR：面向边缘应用的片上系统 Tsetlin 机自动化设计生成
硬件体系结构
2024-03-19 v1 人工智能
机器学习
摘要
片上系统现场可编程门阵列（SoC-FPGA）通过设计协处理器加速器系统，为机器学习（ML）边缘推理应用提供了显著的吞吐量提升。然而，将 ML 模型训练并转化为 SoC-FPGA 解决方案的设计工作量可能非常庞大，且需要具备权衡模型性能、功耗、延迟和资源利用率的专业知识。与其他 ML 算法不同，Tsetlin 机（TM）通过在 Tsetlin 自动机（学习元素）的布尔动作与布尔输入特征之间形成逻辑命题来进行分类。训练好的 TM 模型通常表现出高稀疏性，以及这些逻辑命题在类内和类间的显著重叠。因此，该模型可以使用极少量的 AND 和 NOT 门转化为 RTL 级设计。本文提出了 MATADOR，一种带有图形用户界面（GUI）的自动化布尔到硅工具，能够将 TM 模型的优化加速器设计实现到 SoC-FPGA 上，以用于边缘推理。它提供了完整开发流程的自动化：模型训练、系统级设计生成、设计验证和部署。它利用由命题重叠产生的逻辑共享，并通过有效利用 TM 模型的稀疏性来创建紧凑的设计。与最先进的量化及二值化深度神经网络实现相比，MATADOR 加速器设计速度提升高达 13.4 倍，资源节省高达 7 倍，能效提升高达 2 倍。
引用
@article{arxiv.2403.10538,
title = {MATADOR: Automated System-on-Chip Tsetlin Machine Design Generation for Edge Applications},
author = {Tousif Rahman and Gang Mao and Sidharth Maheshwari and Rishad Shafik and Alex Yakovlev},
journal= {arXiv preprint arXiv:2403.10538},
year = {2024}
}