超薄绝缘体上硅薄膜中的界面效应与介电失配

本文研究了器件层厚度（$H_{SOI}$）从 30 nm 变化到 8 nm、掺杂浓度（$n_{D}$）从 $10^{18}$ 到近 $10^{20}$ cm$^{-3}$ 的超薄 P 掺杂绝缘体上硅（SOI）薄膜中界面态与介电失配的作用。P 浓度由飞行时间二次离子质谱（ToF-SIMS）测定。样品电阻率（$\rho$）、载流子浓度（$n_e$）和迁移率（$\mu_e$）通过结合范德堡配置下的薄层电阻和霍尔测量提取。当 $H_{SOI}$ = 30 nm 时，室温下的输运性质与类似掺杂的体硅完全一致。通过将 $H_{SOI}$ 减小至 30 nm 以下产生的渐进二维限制导致载流子浓度降低，并伴随 $\mu_e$ 退化。这些效应随着 $n_D$ 的减小而稳步增强，归因于 SiO$_2$/Si 界面处未钝化的界面态，并可通过高温快速热氧化（RTO）显著缓解。该方法的有效性通过电子顺磁共振（EPR）光谱和电容-电压（CV）测量得到了验证，这允许评估 RTO-SiO$_2$/Si 界面的质量及其与观测到的电学性质的关联。在有效的界面工程之后，低温电学表征揭示了在 $H_{SOI}$ <= 15 nm 的样品中 P 电离能的显著增加，这一结果与介电失配直接相关。