用于有序可靠性比特 GRAND 的高吞吐高能效 VLSI 架构
信息论
2022-03-14 v2 math.IT
摘要
超可靠低时延通信 (URLLC) 是 5G 新空口的主要用例，是满足严格可靠性与时延要求应用的关键赋能技术。这些应用需要使用短码长和高码率码。猜测随机加性噪声译码 (GRAND) 是近期提出的针对此类短码长高码率码的最大似然 (ML) 译码技术。GRAND 不译码接收向量，而是试图推断在通信信道传输过程中破坏已发码字的噪声。因此，GRAND 可译码任意码，无论结构化或非结构化。GRAND 有硬输入与软输入变体。其中，有序可靠性比特 GRAND (ORBGRAND) 是一种软输入变体，性能优于硬输入 GRAND 且适合并行硬件实现。本工作报道了首个 ORBGRAND 硬件架构，在码长 、目标 FER 为 时实现高达 Gbps 的平均吞吐。此外，所提硬件可用于译码任意满足长度与码率约束的码。与 GRAND 的硬输入变体 GRANDAB 相比，该架构将译码性能提升至少 dB。与使用 5G 极化 码的现有最快动态连续消除翻转译码器 (Fast-DSCF) 相比，所提 ORBGRAND VLSI 实现在保持相似译码性能的同时，平均吞吐高 ，能效高 ，面积效率高 。
引用
@article{arxiv.2110.13776,
title = {High-Throughput and Energy-Efficient VLSI Architecture for Ordered Reliability Bits GRAND},
author = {Syed Mohsin Abbas and Thibaud Tonnellier and Furkan Ercan and Marwan Jalaleddine and Warren J. Gross},
journal= {arXiv preprint arXiv:2110.13776},
year = {2022}
}
备注
Accepted for inclusion in IEEE Transactions on Very Large Scale Integration Systems (TVLSI), 2022. For the updated version, please see IEEE Xplore