成品版图中的硬件木马植入：从方法学到硅验证演示
密码学与安全
2022-08-31 v2
摘要
拥有高端半导体代工厂是极少数公司才能负担得起的奢侈。因此，无晶圆厂设计公司将集成电路制造外包给第三方。在代工厂内部，恶意人员可能获取客户的版图并实施恶意行为，包括植入硬件木马（HT）。许多工作关注HT的结构/效应，而极少有工作在硅上证明其HT的可行性。更少有工作披露HT是如何植入的或该活动所需的时间。我们的工作首次详细地展示了如何轻松地将HT植入成品版图中，提出了一种基于工程变更单（ECO）流程的植入框架。为验证，我们采用65nm CMOS工艺构建了一款包含四个被植入木马的密码核的ASIC原型。每个核中均植入了一个侧信道HT，意图通过功率通道泄露密钥。此外，我们确定整个攻击可在略多于一小时的时间内完成。我们还展示了该攻击对所有测试样本均成功。最后，我们的测量证明了我们的SCT（侧信道木马）对制造工艺偏差的鲁棒性。
引用
@article{arxiv.2112.02972,
title = {Hardware Trojan Insertion in Finalized Layouts: From Methodology to a Silicon Demonstration},
author = {Tiago Perez and Samuel Pagliarini},
journal= {arXiv preprint arXiv:2112.02972},
year = {2022}
}
备注
arXiv admin note: text overlap with arXiv:2102.00724