最终版布局中盲硬件木马插入的实用方法论
密码学与安全
2022-08-22 v1
摘要
集成电路（ICs）的一个潜在漏洞是在制造过程中插入硬件木马（HTs）。理解此类攻击的可行性可促成缓解该漏洞的适当措施。在本文中，我们展示了一个用于分析最终版布局 HT 易感性的实用框架。我们的框架代表了制造时攻击，其中假定攻击者仅能访问电路的布局表示。该框架利用工程变更单（ECO）流程将木马插入到待流片（tapeout-ready）布局中。被攻击的安全节点利用逆向工程技术进行盲搜索。在我们的实验研究中，我们使用三个加密核（AES-128、SHA-256 和 RSA）和一个微控制器（RISC-V）作为目标。我们针对框架探索了触发器、有效载荷和目标的 96 种组合。我们的发现表明，即使在高密度设计中，复杂木马的隐蔽插入也是可能的。所有这些都在保持原始目标逻辑的同时，对功耗和性能影响极小。此外，从我们的探索中，我们得出结论：仅将布局资源用作 HT 漏洞的指标过于简单。本工作强调，HT 插入成功是布局、布线资源、被攻击节点位置以及进一步设计特定特征的复杂函数。因此，我们的框架不止于一种攻击，我们提出了最先进的分析工具来评估最终版布局中 HT 插入的漏洞。
引用
@article{arxiv.2208.09235,
title = {A Pragmatic Methodology for Blind Hardware Trojan Insertion in Finalized Layouts},
author = {Alexander Hepp and Tiago Perez and Samuel Pagliarini and Georg Sigl},
journal= {arXiv preprint arXiv:2208.09235},
year = {2022}
}
备注
9 pages, 6 figures, 3 tables, to be published in ICCAD 2022